

系统思维-2

控制抽象
模块化

徐志伟

zxu@ict.ac.cn

- 系统思维概述
- 抽象化
 - 数据抽象
 - 控制抽象 (含模块抽象)
- 模块化
 - 模块、信息隐藏原理
 - 组合电路
 - 时序电路
- 无缝衔接

课件中可能包含素材引用，特此致谢!

程序
进程
指令
冯氏结构
指令流水线
时序电路
组合电路

1. 控制抽象

- 数据抽象（数据类型）指明数据的表示与操作
 - 我们已经学了整数、浮点数、布尔值，数组、切片、字符串；教科书还包括结构和指针
 - 计算机系统支持数据类型，包括类型检查、类型失配报错等
 - 还有含义更广的术语，数据结构，它包括计算机系统不支持的数据抽象，需要写代码实现
 - 例如，树、图、哈希表，甚至bmp图像等
- 控制抽象指明计算过程的操作步骤的执行顺序，主要有五类
 - ①运算符优先级
 - ②顺序
 - ③条件跳转
 - ④循环
 - ⑤子程序调用提供了模块抽象，以应对复杂性

⑤子程序调用在Go语言中是函数调用，包含递归调用

汇编语言中①②③合起来已经是图灵完备的

Go语言中①②③④合起来是图灵完备的

表达式求值 (Evaluation) 需考虑运算符优先级 (Precedence)

- 延用**数学运算**的优先级 (增加了逻辑运算、移位运算) , 不确定时用括号消除歧义
- 表达式**5*3<20/5<<2+3**的求值结果是什么?

等同于 $(5*3) < (((20/5) << 2) + 3)$, 即 $15 < ((4 << 2) + 3)$

15<19成立, 求值结果为true

- 表达式**5*3<20/(5<<2)+3**的求值结果是什么?

等同于 $15 < 20 / 20 + 3$, 即 $15 < (20 / 20 + 3)$

15<4不成立, 求值结果为false $(5*3) < (20 / ((5 << 2) + 3))$ 用括号消除歧义!

优先级	运算符	运算符含义
6 最高	- !	负号 , 逻辑非
5	* / % << >> &	乘、除、求余 、左移、右移, 按位与
4	+ - ^	加、减 、按位或、按位异或
3	== != < <= > >=	等于、不等于、小于、小于或等于、大于、大于或等于
2	&&	逻辑与
1最低		逻辑或


顺序、条件

- 顺序 (sequence)
 - 按代码语法顺序执行语句
 - 缺省控制流抽象
- 条件语句、选择语句 (selection, conditional)

- if-then-else语句

```
if i<7 {  
    fmt.Println(i)  
}
```

- 右图**函数体**包含几条语句?
- 2条, 它们顺序执行
 - 先执行条件语句 if ...
 - 再执行返回语句 return ...



循环：重复迭代执行一段代码（循环体代码块）


- 重点是掌握程序流程图（flow chart）显示的顺序
- 注意事项
 - $i < n$ 是表达式，不是语句； $i++$ 是语句，不是表达式
 - 常见错误：无穷循环

init statement condition expression post statement

↑ ↑ ↑

```
for i := 0; i < n; i++ {  
    sum = sum + x[i]  
}
```

loop body



初始语句

条件表达式

循环体

后语句，此例等价于 $i=i+1$

下述代码分别输出什么？

- 完整代码
- 去掉初始语句 **i := 0**
- 去掉条件表达式 **i < 500000000**
- 去掉后语句 **i++**

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for ; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; ; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

下述代码分别输出什么？

- 完整代码
- 去掉初始语句 **`i := 0`**
 - 编译错误
- 去掉条件表达式 **`i < 500000000`**
 - 运行时错误，数组越界
- 去掉后语句 **`i++`**
 - 无穷循环

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for ; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; ; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

下述代码分别输出什么？

- 完整代码
 - 五亿家庭的平均用电量
- 将循环头中三者都去掉，会发生什么？
 - 即，去掉
 - 初始语句 **i := 0**,
 - 条件表达式 **i < 500000000**
 - 后语句 **i++**

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

下述代码分别输出什么？

- 完整代码

- 五亿家庭的平均用电量

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

- 将循环头中三者都去掉，但在循环语句前添加 **i := 0**，又会发生什么？

- 即，去掉

- 初始语句 **i := 0**,
- 条件表达式 **i < 500000000**
- 后语句 **i++**

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
i := 0
for {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

下述代码分别输出什么？

- 完整代码
 - 五亿家庭的平均用电量
- Go语言的for循环很灵活
 - 可实现其他语言中的循环（如while）
 - 例如，右边是实现完整代码功能的另一种写法
 - 可画出相应的流程图验证


```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
for i := 0; i < 500000000; i++ {
    TotalKWH = TotalKWH + A[i]
}
fmt.Println(TotalKWH / 500000000)
```

```
var A [500000000]int //数组A有5亿个元素
// 将5亿个家庭用电量放入数组A的代码
TotalKWH := 0
i := 0
for {
    if i >= 500000000 { break }
    TotalKWH = TotalKWH + A[i]
    i++
}
fmt.Println(TotalKWH / 500000000)
```

函数抽象

- 声明一次，可多次多处调用的代码块
 - 代码示例中，函数fibonacci在三处被调用
 - 运行时，函数fibonacci被调用了 $O(2^{50})$ 次
- 函数声明包括函数签名与函数体
- 函数可被递归调用


$$F(n) = \begin{cases} 0 & n = 0 \\ 1 & n = 1 \\ F(n-1) + F(n-2) & n > 1 \end{cases}$$



函数抽象

- 声明一次，可多次多处调用的代码块
 - 代码示例中，函数fibonacci在三处被调用
 - 运行时，函数fibonacci被调用了 $O(2^{50})$ 次
- 函数声明包括函数签名与函数体
- 函数可被递归调用
- 注意事项
 - 可能出现指数复杂度
 - 递归调用必须停止
- 常见错误
 - 基线缺失、循环调用

$$F(n) = \begin{cases} 0 & n = 0 \\ 1 & n = 1 \\ F(n-1) + F(n-2) & n > 1 \end{cases}$$



函数抽象

- 声明一次，可多次多处调用的代码块
 - 代码示例中，函数fibonacci在三处被调用
 - 运行时，函数fibonacci被调用了 $O(2^N)$ 次

```
package main
import "fmt"
const N = 50
func fibonacci(n int) int {
    if n == 0 || n == 1 {
        return n
    }
    return fibonacci(n-1)+fibonacci(n-2)
}
func main() {
    fmt.Println("F(N)", fibonacci(N))
}
```

$$F(n) = \begin{cases} 0 & n = 0 \\ 1 & n = 1 \\ F(n-1) + F(n-2) & n > 1 \end{cases}$$

```
package main // 基线缺失
import "fmt"
const N = 50
func fibonacci(n int) int {
    if n == 0 { // 缺失了n==1基线情况
        return n
    }
    return fibonacci(n-1)+fibonacci(n-2)
}
func main() {
    fmt.Println("F(N)", fibonacci(N))
}
```

函数抽象

- 声明一次，可多次多处调用的代码块
 - 代码示例中，函数fibonacci在三处被调用
 - 运行时，函数fibonacci被调用了 $O(2^N)$ 次

```
package main
import "fmt"
const N = 50
func fibonacci(n int) int {
    if n == 0 || n == 1 {
        return n
    }
    return fibonacci(n-1)+fibonacci(n-2)
}
func main() {
    fmt.Println("F(N)=", fibonacci(N))
}
```


$$F(n) = \begin{cases} 0 & n = 0 \\ 1 & n = 1 \\ F(n-1) + F(n-2) & n > 1 \end{cases}$$

```
package main // 循环调用
import "fmt"
const N = 50
func fibonacci(n int) int {
    if n == 0 || n == 1 {
        return n
    }
    return fibonacci(n-1)+fibonacci(n+1)
}
func main() {
    fmt.Println("F(N)=", fibonacci(N))
}
```

Segments of Text, Data, Heap and Stack


- Segments: 内存段
- 递归调用可能需要较大内存
- 求F(50)需要多大内存?
- 求F(5000000)需要多大内存?
 - 500字节? 500万字节? $2^{5000000}$ 字节?

```
package main
import "fmt"
const N = 50
func fibonacci(n int) int {
    if n == 0 || n == 1 {
        return n
    }
    return fibonacci(n-1)+fibonacci(n-2)
}
func main() {
    fmt.Println("F(N)", fibonacci(N))
}
```




递归调用F(N)为什么需要O(N)内存?

- 求斐波那契数F(4)的函数调用序列
 - main, F(4), F(3), F(2), F(1); F(0); F(1); F(2), F(1); F(0)
- 栈帧 (stack frame)
 - 函数调用的上下文, 包含参数n=4和返回地址
 - 每次调用先将栈帧压入调用栈, 执行完毕该栈帧弹出




```
package main
import "fmt"
const N = 4
func F(n int) int {
    if n == 0 || n == 1 {
        return n
    }
    return F(n-1)+F(n-2)
}
func main() {
    fmt.Println("F(N)=", F(N))
}
```

调用栈状态变化




2. 操作系统：我们已经动手动脑使用到了哪些操作系统概念？

- 包括两大部分：实用程序（utilities）和内核（kernel）
- 开发了多个Go语言应用程序，它们在运行时是进程
- 实用程序：在命令行界面（Shell）使用VS Code编辑器和Go编译器
- 操作系统内核功能
 - 通过Go库函数使用系统调用
 - 信息隐藏实验使用了文件系统
 - 通过Go库函数使用标准设备
 - StdIn/StdOut/StdErr
 - 隐式地使用了内存管理
 - 进程的代码段、数据段、栈、堆的管理



3. 模块化与模块

- 模块化像算法思维的分治方法
 - 将系统**划分**成模块
 - 通常，系统中的两个模块可以连接，但不重叠
 - 将模块**组合**成系统
 - 该系统成为一个更高级的抽象
 - 例如，从**N个全加器构建N位加法器**
 - 划分与组合是一个整体
 - 现实中往往同时采用



3.1 划分：从系统到模块





比特精准地将抽象映射到最底层硬件

```
fib[0] = 0
fib[1] = 1
for i := 2; i < 51; i++ {
    fib[i] = fib[i-1] + fib[i-2]
}
```

万千应用

程序
进程
指令
冯氏结构
指令流水线
时序电路
组合电路

```
MOV 0, R1
MOV R1, M[R0]
MOV 1, R1
MOV R1, M[R0+8]
MOV 2, R2 // i:=2
MOV 0, R1 // label Loop
ADD M[R0+R2*8-16], R1
ADD M[R0+R2*8-8], R1
MOV R1, M[R0+R2*8-0]
INC R2 // i++
CMP 51, R2 // i < 51?
JL Loop // if '<' goto Loop
```




3.2 组合：将模块组合为系统

- 模块化像算法思维的分治方法

- 将系统划分成模块
 - 很多情况下，系统中的两个模块可以连接，但不重叠
- 将模块组合成系统
 - 该系统成为一个更高级的抽象
 - 例如，从N个全加器构建N位加法器
 - 是否忽略进位？

- 什么是模块


- 模块是采用了信息隐藏原理的抽象
- 模块化是艺术，需要想象力和创造力
- 从逻辑门到指令流水线的旅行
 - 硬件为主：组合电路、时序电路



4. 逻辑门与组合电路

- 什么是门？实现布尔运算的电路

<table><tr><td>X</td><td>Y</td><td>Z</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table> X Y  Z AND 与门 $Z = X \cdot Y$	X	Y	Z	0	0	0	0	1	0	1	0	0	1	1	1	<table><tr><td>X</td><td>Y</td><td>Z</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table> X Y  Z OR 或门 $Z = X + Y$	X	Y	Z	0	0	0	0	1	1	1	0	1	1	1	1	<table><tr><td>X</td><td>Z</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table> X  Z NOT 非门 $Z = \bar{X}$	X	Z	0	1	1	0	<table><tr><td>X</td><td>Y</td><td>Z</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table> X Y  Z XOR 异或门 $Z = X \oplus Y$	X	Y	Z	0	0	0	0	1	1	1	0	1	1	1	0	<table><tr><td>X</td><td>Y</td><td>Z</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table> X Y  Z NAND 与非门 $Z = \overline{X \cdot Y}$	X	Y	Z	0	0	1	0	1	1	1	0	1	1	1	0
X	Y	Z																																																																				
0	0	0																																																																				
0	1	0																																																																				
1	0	0																																																																				
1	1	1																																																																				
X	Y	Z																																																																				
0	0	0																																																																				
0	1	1																																																																				
1	0	1																																																																				
1	1	1																																																																				
X	Z																																																																					
0	1																																																																					
1	0																																																																					
X	Y	Z																																																																				
0	0	0																																																																				
0	1	1																																																																				
1	0	1																																																																				
1	1	0																																																																				
X	Y	Z																																																																				
0	0	1																																																																				
0	1	1																																																																				
1	0	1																																																																				
1	1	0																																																																				




CMOS circuit for NAND
与非门的**CMOS**电路

每个逻辑门都有半导体电路实现

只需知道与非门的**CMOS**电路实现一个例子

逻辑门与组合电路

X	Y	Z
0	0	0
0	1	0
1	0	0
1	1	1



AND

$Z = X \cdot Y$


X	Y	Z
0	0	0
0	1	1
1	0	1
1	1	1



OR

$Z = X + Y$

X	Z
0	1
1	0



NOT

$Z = \bar{X}$


X	Y	Z
0	0	0
0	1	1
1	0	1
1	1	0



XOR


$Z = X \oplus Y$

X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0



NAND


$Z = \overline{X \cdot Y}$



CMOS circuit for NAND


小圈表示NOT (非)

circle means NOT 0变成1, 1变成0





CMOS三极管

- 晶体管主要包括二极管和三极管
- 计算机主要使用CMOS三极管
 - Complementary Metal Oxide Semiconductor
 - 互补式金属氧化物半导体
 - 后面用与非门讲解“互补式”





- CMOS三极管的行为
 - 信号增益（波斯特尔鲁棒性原理时解释）
 - 最重要的是实现逻辑功能，即栅极控制源漏导通或断开
 - Gate 为1（高电平）时源漏**导通**；Gate为0（低电平）时源漏**断开**



与非门的CMOS电路

- 与非门的布尔表达式: $Z = \overline{X \cdot Y}$
- 与非门的逻辑线路图记号与真值表
- 与非门的CMOS电路
 - Vss: ground (0)
 - Vdd: high voltage (1)
 - 每个输入信号作用于两个互补的三极管



X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0



与非门的CMOS电路

- 与非门的布尔表达式: $Z = \overline{X \cdot Y}$
- 与非门的逻辑线路图记号与真值表
- 与非门的CMOS电路
 - Vss: ground (0)
 - Vdd: high voltage (1)
 - 每个输入信号作用于两个互补的三极管
- X,Y都是高电平 (1) 时发生什么?



X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0



与非门的CMOS电路


- 与非门的布尔表达式: $Z = \overline{X \cdot Y}$
- 与非门的逻辑线路图记号与真值表
- 与非门的CMOS电路
 - Vss: ground (0)
 - Vdd: high voltage (1)
 - 每个输入信号作用于两个互补的三极管
- X,Y都是高电平 (1) 时
 - 下两个晶体管导通
 - 上两个晶体管断开
 - 输出Z连接到地线 (0)

X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0




逻辑门与组合电路

- 组合电路由逻辑门连接而成，没有反馈连线
- 组合电路实现布尔表达式
- 使用逻辑线路图（logic diagram）表示组合电路
- 不用更加繁杂的CMOS电路



逻辑门与组合电路

- 组合电路由逻辑门连接而成，**没有反馈连线**
- 组合电路实现布尔表达式
- 使用逻辑线路图（logic diagram）表示组合电路
- 不用更加繁杂的CMOS电路



5. 信息隐藏原理

- 模块仅暴露接口和可见行为，隐藏内部细节和内部行为
- 这是一个通用原理，广泛应用于硬件和软件

- 例子

- 一个组合电路的三种表示，它们逻辑等价（有相同真值表）

- Boolean expression 布尔表达式
- Logic diagram 逻辑线路图
- CMOS circuit CMOS电路


- 布尔表达式、逻辑线路图

- 更简洁
- 允许不同实现

- 三个黄色区域表示同样的2-输入-1-输出与非门


- CMOS电路最复杂

- 暴露了内部
- 固定了实现



6. 从N位加法器看组合电路的四种设计方法 进而更加深刻地理解系统抽象概念（抽象化、模块）

- 从本位输入X与Y产生结果Z；其中X，Y，Z都是N位无符号数
 - 要考虑进位输入比特 C_{in} 与进位输出比特 C_{out}
 - 采用通常的加法方法
- 当 $N=1$ 时，设计1位加法器，即**全加器 (full adder)**
 - “全”：考虑进位输入（ C_{in} ）与进位输出（ C_{out} ），而不只是本位输入（X,Y）与本位输出（Z）



Full adder symbol

从N位加法器看组合电路的四种设计方法


- 从本位输入X与Y产生结果Z；其中X, Y, Z都是N位无符号数
 - 要考虑进位输入比特 C_{in} 与进位输出比特 C_{out}
 - 采用通常的加法方法
- 当 $N=1$ 时，设计1位加法器，即**全加器 (full adder)**
 - “全”：考虑进位输入 (C_{in}) 与进位输出 (C_{out})，而不只是本位输入 (X,Y) 与本位输出 (Z)

- 课堂测验

给定X, Y, C_{in} , 分别写出全加器的本位输出Z与进位输出 C_{out} 的布尔表达式

Z =

C_{out} =




Full adder symbol

Full adder 全加器

代表了设计方法1：直接连接逻辑门


- 从本位输入X与Y产生结果Z；其中X, Y, Z都是N位无符号数
 - 要考虑进位输入比特 C_{in} 与进位输出比特 C_{out}
 - 采用通常的加法方法
- 当 $N=1$ 时，设计1位加法器，即**全加器 (full adder)**
 - “全”：考虑进位输入 (C_{in}) 与进位输出 (C_{out})，而不只是本位输入 (X,Y) 与本位输出 (Z)
- 采用二进制加法原理导出真值表，继而导出输出Z和 C_{out} 的布尔表达式
 - $Z = X \oplus Y \oplus C_{in}$
 - $C_{out} = (X \cdot Y) + (X \oplus Y) \cdot C_{in}$



Full adder symbol
全加器是**系统**

C_{in}	X	Y	Z	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Truth table





Implementation by gates
逻辑门是**模块**

Ripple-carry adder 波纹进位加法器

代表了设计方法2：串行连接多个模块



- 从本位输入 X 与 Y 产生结果 Z ；其中 X , Y , Z 都是 N 位无符号数
 - 要考虑进位输入比特 C_{in} 与进位输出比特 C_{out}
 - 采用通常的加法方法
- 串联4个全加器（模块），实现一个4位波纹进位加法器（系统）
 - 用 $X+Y=1011+1001=10100$ 验证



Ripple-carry adder 波纹进位加法器

代表了设计方法2：串行连接多个模块



- 从本位输入 X 与 Y 产生结果 Z ；其中 X ， Y ， Z 都是 N 位无符号数
 - 要考虑进位输入比特 C_{in} 与进位输出比特 C_{out}
 - 采用通常的加法方法
- 串联4个全加器（**模块**），实现一个4位波纹进位加法器（**系统**）
 - 用 $X+Y=1011+1001=10100$ 验证
- 将模块组合成系统的抽象过程可能会丢失信息
 - 4位波纹进位加法器产生多少级门延迟？ n 位呢？



A 4-bit ripple-carry adder
4位波纹进位加法器是**系统**


波纹进位加法器

- 将模块组合成系统的抽象过程可能会丢失信息
 - 问题: n 位波纹进位加法器产生多少级门延迟?
 - 答案1: $3n$
 - 4位波纹进位加法器产生 $4*3=12$ 级门延迟, 因为每个全加器产生3级门延迟
 - 此答案正确吗?



波纹进位加法器

- 将模块组合成系统的抽象过程可能会丢失信息
 - 问题: n 位波纹进位加法器产生多少级门延迟?
 - 答案2: $2n+1$
4位波纹进位加法器产生 $2*4+1=9$ 级门延迟
因为当算出 C_1 时, $X_i \oplus Y_i$ 也已经被算出来了, $1 \leq i < n$
 - 红线展示了最长路径





Expand to show the gate-level details

并行进位加法器

代表了设计方法3：并行连接，使用中间模块Gi和Pi

- 首先，一步并行算出全部进位比特值
 - 需要三级门延迟
 - 为什么是3?
- 其后，一步并行算出Z的n个比特
 - 需要一级门延迟
 - 为什么是1?
- 总共只需4级门延迟 4 vs. $2n-1$
 - 波纹进位加法器需要 $2n-1$ 级门延迟
- 实际电路有扇入 (fan-in) 和扇出 (fan-out) 限制
 - 扇入：一个门电路支持的输入数
 - 扇出：一个门电路输出驱动的线路数



扇出 fan-out = 4 扇入 fan-in = 5

加减器


代表了设计方法4: 使用多路复用器和控制信号 (本例中的选择输入S)

- 采用多路复用器 (multiplexer, MUX) 的加减器


- 控制信号S选择做加法(S=0)还是做减法(S=1)
- 采用二进制补码, 减法等价于加负数, $5-5 = 5+(-5)$
 - 因为-X刚好是X的二进制补码
- 假设 $X = Y = 5$ 。即, $X_3X_2X_1X_0 = Y_3Y_2Y_1Y_0 = 0101$
 - Then, $X - Y = 5 + (-5) = 5 + 5$ 的补码

$$\begin{aligned} &\rightarrow 0101 + (\overline{0101} + 0001) \\ &= 0101 + 1011 \\ &= 10000 = C_4 Z_3 Z_2 Z_1 Z_0 \end{aligned}$$


$$Z = \begin{cases} X & \text{if } S = 0 \\ Y & \text{if } S = 1 \end{cases}$$



A multiplexer 多路复用器






A two's complement 4-bit adder 加法器



An adder-subtractor 加减器

通过实例理解模块化的一般原理

- 模块是采用信息隐藏原理的抽象
 - 全加器模块是一个组合电路抽象，隐藏了虚框内的逻辑电路细节
- 系统中的两个模块可以连接，但不重叠
 - 波纹进位加法器中的两个全加器可连接，但两个全加器的内部电路不重叠




Full adder symbol
全加器是**模块**

Its implementation by gates

A 4-bit ripple-carry adder
4位波纹进位加法器是**系统**

通过实例理解模块化的一般原理

- 模块化是艺术，需要人的创造力
 - 波纹进位加法器比较直接简单
 - 并行进位加法器之一步生成全部进位比特则需要艺术
 - 体现在中间表示P，G（**惠勒间接原理**）
- 利用了加法的领域专业知识
 - **设下列表达式**
 - $G_i = X_i \cdot Y_i, P_i = X_i \oplus Y_i$
 - $G_0 = X_0 \cdot Y_0, G_1 = X_1 \cdot Y_1$
 - $P_0 = X_0 \oplus Y_0, P_1 = X_1 \oplus Y_1$
 - 有：进位 $C_0 = 0$ ，其他进位
 - **$C_{i+1} = G_i + P_i \cdot C_i$** （如， $C_1 = G_0 + P_0 \cdot C_0$ ）
 - 当 $i = 1$ 时，有
 - $C_2 = G_1 + P_1 \cdot C_1$
 - 展开（便于一步产生所有进位），则有
$$C_2 = G_1 + P_1 \cdot (G_0 + P_0 \cdot C_0)$$
$$C_2 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0$$
 - 同理可得出 C_3 、 C_4 的布尔表达式





7. 时序电路

- 时序电路 = 组合电路 + 状态电路
- 有了状态，可以实现多步计算过程
 - 每一步从两类值
 - 当前输入
 - 当前状态
 - 计算出两类值
 - 当前输出
 - 下一状态
- 逻辑电路与逻辑思维之大致对应
 - 组合电路实现布尔表达式；时序电路实现自动机（状态机）
- 状态电路有两种实现方法：存储单元与触发器
 - 触发器：带反馈回路的组合电路
 - 只需理解D触发器

7.1 四类存储器

- 非易失存储器 (Non-volatile memory, NVM)
 - 计算机下电后，非易失存储器中的内容不会丢失
 - **ROM** (read-only memory) 只读存储器 例子：开机后读取数据与指令
 - Read-write **NVM** 可读可写的非易失存储器 例子：U盘
- 易失存储器 (Volatile memory)
 - 计算机下电后，易失存储器中的内容会丢失
 - **DRAM** 动态随机访问存储器 **RAM**：指令可访问任意内存地址；图灵机只能访问当前格子
 - 成本低，但需要刷新（每7.8-128 μ s刷新一次），速度较慢
 - 因为电容会漏电；因此，称为动态
 - **SRAM** 静态随机访问存储器
 - 成本高，但避免了刷新开销

Type	Latency	Price \$/GB
寄存器 Register	数百ps	无标准数据
SRAM内存	数百 ps ~ 10 ns	数百上千美元 / GB
DRAM内存	数十上百 ns	2~4美元 / GB
NVM内存	100 ns ~ 10 μ s	6~10美元 / GB
NVM固态硬盘 SSD	10 μ s ~ 1 ms	10~20美分 / GB
机械硬盘 HDD	2~10 ms	2美分 / GB




系统思维不仅关注实用性，也关注巧妙性

- 一个例子是**存储层次**

Memory Hierarchy

- 用户看见硬盘的大容量、低成本、非易失性
- 以及缓存的高速度




系统思维也关注巧妙性

- 一个例子是**存储层次**

Memory Hierarchy

- 用户看见硬盘的大容量、低成本、非易失性
- 以及缓存的高速度

一台电脑的存储层次





系统思维也关注巧妙性

- 一个例子是**存储层次**

Memory Hierarchy

- 用户看见硬盘的大容量、低成本、非易失性
- 以及缓存的高速度


一台电脑的存储层次



计算机需要寄存器

- 家庭做饭比喻 指令: $X + Y \rightarrow Z$ 水+米 $\rightarrow$ 饭
 - 长江、东北农家 $\leftrightarrow$ 硬盘
 - 水塔、附近超市 $\leftrightarrow$ 内存
 - 水龙头、米袋 $\leftrightarrow$ 缓存

为什么还需要寄存器？




I/O例子
键盘、鼠标、显示器、**硬盘**、U盘、网络

当代计算机基本组成: **冯诺依曼模型**

计算机需要寄存器

- 使用RAM技术实现寄存器？
 - 假设CPU主频是3GHz
 - 时钟周期 = 0.333 ns = 333 ps

存储技术	延时	价格 \$/GB
寄存器 Register	数百ps	无标准数据
SRAM内存	数百 ps ~ 10 ns	数百上千美元 / GB
DRAM内存	数十上百 ns	2~4美元 / GB
NVM内存	100 ns ~ 10 μs	6~10美元 / GB
固态硬盘 SSD	10 μs ~ 1 ms	10~20美分 / GB
机械硬盘 HDD	2~10 ms	2美分 / GB




当代计算机基本组成: 冯诺依曼模型

计算机需要寄存器

- 常常采用另一类状态电路（触发器）实现寄存器
 - 寄存器在处理器（CPU）中
 - 与运算器和控制器直接交互
 - 触发器：组合电路 + 反馈线路

存储技术	延时	价格 \$/GB
寄存器 Register	数百ps	无标准数据
SRAM内存	数百 ps ~ 10 ns	数百上千美元 / GB
DRAM内存	数十上百 ns	2~4美元 / GB
NVM内存	100 ns ~ 10 μs	6~10美元 / GB
固态硬盘 SSD	10 μs ~ 1 ms	10~20美分 / GB
机械硬盘 HDD	2~10 ms	2美分 / GB




当代计算机基本组成：冯诺依曼模型

7.2 D flip-flop D触发器

- 一个触发器是单比特寄存器
- 触发器是含反馈线路的逻辑门电路
- 一类常用触发器是D触发器 (delay flip-flop, 即延迟触发器)
 - 2-输入-2-输出; 一个输入是数据, 另一个是时钟; 两个输出互为其非
 - 功能
 - When $E=0$, Q remains the same; when $E=1$, the next Q will be the current D
 - 状态 Q 值是数据输入 D 一个时钟周期前的值, 即 D 延迟一周期后成为 Q

E	D	Q	Q _{next}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

D flip-flop: Truth table



Internal logic diagram





Symbol

D触发器


- D是数据输入，E (Enable) 常常是时钟信号CLK
- 状态Q值是数据输入D一个时钟周期前的值
 - 即D延迟一时钟周期后变成Q

E	D	Q	Q _{next}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

D flip-flop: Truth table



Internal logic diagram



Symbol

D触发器



- D是数据输入，E常常是时钟信号CLK
- 状态Q值是数据输入D一个时钟周期前的值
 - 即D延迟一周期后变成Q

- **CPU主频是CPU时钟周期的倒数**


- 假设时钟周期=1纳秒
- 主频 = $1/\text{时钟周期} = 1 \text{ GHz}$

E	D	Q	Q _{next}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

D flip-flop: Truth table




Internal logic diagram



Symbol


7.3 时序电路的一般组成

- 两个组合电路，一个状态电路；时钟信号驱动
- 状态电路由一个或多个D触发器组成
- 两个组合电路是
 - 输出电路F: $\text{Out}(t) = F(\text{In}(t), \text{State}(t))$
 - 下一状态电路G: $\text{State}(t+1) = G(\text{In}(t), \text{State}(t))$
- 时序电路的逻辑线路图
 - 也称为时钟同步的时序电路 (synchronous sequential circuit)




7.4 设计时序电路，实现4位串行加法器

- 相比图灵机加法器，设计工作要容易的多
 - 这是系统思维之实用性的一个体现
- 在四个时钟周期完成加法 $Z_3Z_2Z_1Z_0 = X_3X_2X_1X_0 + Y_3Y_2Y_1Y_0$
 - 每一周期完成一个全加操作
- 再用一个实例验证
 - $11_{10} + 9_{10} = 1011_2 + 1001_2 = 10100_2 = 20_{10} = 4_{10}$ and overflow
输入 $X=1011$ ， $Y=1001$ ；则输出 $Z=0100$ 且产生进位溢出



设计4位串行加法器


- 设计过程
 - 第1步：首先确定状态电路，需要多少个D触发器？
 - 只需要一个 D触发器，其状态Q表示当前进位



设计4位串行加法器



- 设计过程

- 第1步：首先确定状态电路，需要多少个D触发器？
- 只需要一个 D触发器，其状态Q表示当前进位C
- 第2步：套用时序电路一般结构
- In是输入比特X, Y； Out是输出比特Z； Q是进位比特C； Enable=时钟信号CLK



设计过程

- 第3步：求输出电路F与状态电路G的布尔表达式
 - 画出时序电路的状态转换图





	1	0	1	1	= X
	1	0	0	1	= Y
+					
	1	0	1	1	0 = C
	0	1	0	0	= Z

画出时序电路的状态转换图

q₀ denotes C=0
q₁ denotes C=1

设计过程

- 第3步：求输出电路F与状态电路G的布尔表达式
 - 画出时序电路的状态转换图；进而导出真值表





C	X	Y	Z	C _{next}
q ₀	0	0	0	q ₀
q ₀	0	1	1	q ₀
q ₀	1	0	1	q ₀
q ₀	1	1	0	q ₁
q ₁	0	0	1	q ₀
q ₁	0	1	0	q ₁
q ₁	1	0	0	q ₁
q ₁	1	1	1	q ₁

C	X	Y	Z	C _{next}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

设计过程

- 第3步：求输出电路F与状态电路G的布尔表达式
 - 画出时序电路的状态转换图；进而导出真值表；进而求出F和G的布尔表达式




C	X	Y	Z	C_{next}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$Z = F(X, Y, C) = X \oplus Y \oplus C$$

$$C_{next} = G(X, Y, C) = (X \cdot Y) + (X \oplus Y) \cdot C$$


设计过程第4步：验算

- 给定
 - (1) 设计好的下图时序电路,
 - (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$, 初始进位 $C_0 = 0$
 - 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出
- 验算步骤
 - 时钟周期0:
 - $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0$;
 - $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0$



设计过程第4步：验算

- 给定
 - (1) 设计好的下图时序电路,
 - (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$,与初始进位 $C_0 = 0$
 - 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出
- 验算步骤
 - 时钟周期0:
 - $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0 = 0$;
 - $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$



设计过程第4步：验算


- 给定

- (1) 设计好的下图时序电路,
- (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$, 与初始进位 $C_0 = 0$
- 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出

- 验算步骤

- 时钟周期0: $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0 = 0$; $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$
- 时钟周期1: $Z_1 = X_1 \oplus Y_1 \oplus C_1 = 1 \oplus 0 \oplus 1$; $C_2 = (X_1 \cdot Y_1) + (X_1 \oplus Y_1) \cdot C_1 = (1 \cdot 0) + (1 \oplus 0) \cdot 1$

$X_3X_2X_1X_0$
1 0 1 1
 $Y_3Y_2Y_1Y_0$
1 0 0 1



$Z_3Z_2Z_1Z_0$
0 1 0 0

设计过程第4步：验算


- 给定

- (1) 设计好的下图时序电路,
- (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$, 与初始进位 $C_0 = 0$
- 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出

- 验算步骤

- 时钟周期0: $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0 = 0$; $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$
- 时钟周期1: $Z_1 = X_1 \oplus Y_1 \oplus C_1 = 1 \oplus 0 \oplus 1 = 0$; $C_2 = (X_1 \cdot Y_1) + (X_1 \oplus Y_1) \cdot C_1 = (1 \cdot 0) + (1 \oplus 0) \cdot 1 = 1$**

$X_3X_2X_1X_0$
1 0 **1** 1
1 0 **0** 1
 $Y_3Y_2Y_1Y_0$



$Z_3Z_2Z_1Z_0$
0 0

设计过程第4步：验算


- 给定

- (1) 设计好的下图时序电路,
- (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$,与初始进位 $C_0 = 0$
- 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出

- 验算步骤

- 时钟周期0: $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0 = 0$; $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$
- 时钟周期1: $Z_1 = X_1 \oplus Y_1 \oplus C_1 = 1 \oplus 0 \oplus 1 = 0$; $C_2 = (X_1 \cdot Y_1) + (X_1 \oplus Y_1) \cdot C_1 = (1 \cdot 0) + (1 \oplus 0) \cdot 1 = 1$
- 时钟周期2: $Z_2 = X_2 \oplus Y_2 \oplus C_2 = 0 \oplus 0 \oplus 1 = 1$; $C_3 = (X_2 \cdot Y_2) + (X_2 \oplus Y_2) \cdot C_2 = (0 \cdot 0) + (0 \oplus 0) \cdot 1 = 0$
- 时钟周期3: $Z_3 = X_3 \oplus Y_3 \oplus C_3 = 1 \oplus 1 \oplus 0 = 0$; $C_4 = (X_3 \cdot Y_3) + (X_3 \oplus Y_3) \cdot C_3 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$

$X_3X_2X_1X_0$
1 0 1 1
1 0 0 1
 $Y_3Y_2Y_1Y_0$



$Z_3Z_2Z_1Z_0$
0 1 0 0


$C_4C_3C_2C_1C_0$
1 0 1 1 0

设计过程第4步：验算

- 给定
 - (1) 设计好的下图时序电路,
 - (2) 输入 $X_3X_2X_1X_0 = 1011$, $Y_3Y_2Y_1Y_0 = 1001$,与初始进位 $C_0 = 0$
 - 正确结果应为 $Z_3Z_2Z_1Z_0 = 0100$, 且有 $C_4 = 1$ 表示溢出

- 验算步骤
 - 时钟周期0: $Z_0 = X_0 \oplus Y_0 \oplus C_0 = 1 \oplus 1 \oplus 0 = 0$; $C_1 = (X_0 \cdot Y_0) + (X_0 \oplus Y_0) \cdot C_0 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$
 - 时钟周期1: $Z_1 = X_1 \oplus Y_1 \oplus C_1 = 1 \oplus 0 \oplus 1 = 0$; $C_2 = (X_1 \cdot Y_1) + (X_1 \oplus Y_1) \cdot C_1 = (1 \cdot 0) + (1 \oplus 0) \cdot 1 = 1$
 - 时钟周期2: $Z_2 = X_2 \oplus Y_2 \oplus C_2 = 0 \oplus 0 \oplus 1 = 1$; $C_3 = (X_2 \cdot Y_2) + (X_2 \oplus Y_2) \cdot C_2 = (0 \cdot 0) + (0 \oplus 0) \cdot 1 = 0$
 - 时钟周期3: $Z_3 = X_3 \oplus Y_3 \oplus C_3 = 1 \oplus 1 \oplus 0 = 0$; $C_4 = (X_3 \cdot Y_3) + (X_3 \oplus Y_3) \cdot C_3 = (1 \cdot 1) + (1 \oplus 1) \cdot 0 = 1$

$X_3X_2X_1X_0$
1 0 1 1
 $Y_3Y_2Y_1Y_0$
1 0 0 1



$Z_3Z_2Z_1Z_0$
0 1 0 0